SJ 中华人民共和国电子行业标准 SJ/T 10566-94 可测性总线 第一部分：标准测试存取口 与边界扫描结构 Testability bus Part I,Standard test access port and boundaryscan architecture 1994-12-01实施 1994-08-08发布 中华人民共和国电子工业部发布 目 次 主题内容与适用范围 (1) 1 主题内容 (1) 1. 1 适用范围 (1) 1.2 2 概述 (1) 2.1 操作概述 (1) 2.2 组装产品的测试应用 (2) (4) 2.3 其它目标的测试应用 .. 2.4 本标准结构 (4) 2.5约定 (4) 2.6 术语 (5) 测试存取口 (7) 3 3. 1 形成测试存取口的连接 (8) 测试时钟输入（TCK） (8) 3.2 测试方式选择输入（TMS） (9) 3.3 测试数据输入（TDI) (9) 3.4 测试数据输出（TDO) (9) 3.5 测试复位输入（TRST*） (10) 3.6 (11) 3. 7 与本标准兼容的器件的互连· (12) 4 测试逻辑结构 测试逻辑设计· (12) 4. 1 (13) 4. 2 测试逻辑的实现… TAP控制器 (13) 5 (13) 5.1TAP控制器状态图 5.2TAP控制器操作 (18) TAP控制器初始化 (20) 5.3 指令寄存器· (25) 6 6.1指令寄存器的设计与结构· (25) (26) 62指令寄存器操作… 指令 (28) 7 7. 1 测试逻辑对指令的响应… (28) (29) 7.2 公用指令： (29) 73 专用指令· (30) 7. 4 旁路(BYPASS)指令） (30) 7.5 边界扫描寄存器指令· 7.6取样/预装入(SAMPLE/PRELOAD)指令 (32) 7.7外测试(EXTEST)指令 (34) 内测试(INTEST)指令 (35) 7.8 1 7.9运行内装自测试(RUNBIST)指令 (38) 7.10器件识别寄存器指令 (40) 7.11标识码(IDCODE）指令 (41) 7.12用户代码（USERCODE）指令 (41) 8. 测试数据寄存器. (41) 8.1测试数据寄存器的规定 (42) 8.2测试数据寄存器的设计与构造 (43) 8.3测试数据寄存器操作…. (44) 旁路寄存器 (46) 9.1 旁路寄存器的设计与操作.. (46) 10边界扫描寄存器· 10.1边界扫描寄存器单元的规定. (47) 10.2边界扫描寄存器的实现· (52) 10.3系统输入引脚… (52) 10.4系统时钟输入引脚 (56) 10.5二态系统榆出引脚 (57) 10.6三态系统输出引脚… (61) 10.7双向系统引脚 (64) 11器件识别寄存器· (66) 11.1器件识别寄存器的设计与操作. (66) 11.2制造者标识码 (67) 11.3部件号数码…· (68) 11.4型式码 (68) 12．一致性和文件编制要求 (68) 12.1中请对本标准的一致性. (68) 12.2原始与二次源的器件 (69) 12.3文件编制要求 (69) 附录A一个采用电平敏感设计技术的典型实现(参考件） (72) A1最高电平测试逻辑设计. (72) A24 锁存器设计 (74) A3TPA控制器的实现 (74) A4指令寄存器的实现…. (77) A5 旁路寄存器的实现· (78) A6边界扫描寄存器的实现， (79) 附录B英中和中英对照术语和指令名、缩写字等一览表(参考件） (81) B英中对照术语一览表... (81) B2英中对照指令名、状态名与缩写字一览表 ·(83) B3中英对照术语一览表… (84) B4中英对照指令名、状态名与缩写字一览表 (85) 中华人民共和国电子行业标准 可测性总线 第一部分：标准测试存取口 SJ/T10566—94 与边界扫描结构 Testabilitybus Part I:Standard test access port and boundary scan architecture 1主题内容与适用范围 1.1主题内容 本标准规定了数字集成电路和模拟/数字混合集成电路的数字部分用的测试存取口 （TAP)与边界扫描结构。本标准规定的测试逻辑可包含在集成电路内，由一个边界扫描寄存 器和若干其它块构成，并可通过测试存取口进行存取。 1.2适用范围 本标准适用于在集成电路组装在一块印制电路板或其它基底上后测试集成电路间的互连 性、测试集成电路本身和在这个器件正常工作期间观测或修改电路的动作。 2概述 2.1操作概述 本条提供了与本标准兼容的器件操作的概括说明。 本标准规定的电路系统允许测试指令和有关测试数据馈送到一个器件，从而允许读出这 些指令的执行结果。所有信息（指令、测试数据和测试结果）都以串行格式传递。 操作序列应由一个总线主控器控制，主控器可以是一台自动测试设备（ATE)或者一个与 一条高级测试总线接口的器件，作为一个完整系统维护结构的一部分。控制是通过对连接到该 总线主控器的各种器件的测试方式选择(TMS)和测试时钟（TCK)输入施加的信号而获得的。 从初始状态的起动，本标准规定的测试电路系统在初始状态下是待用的，一种典型的操作序列 如下。 通常，第一步是把要完成这种特定操作的指令码串行地装入这个器件。本标准规定的测试 逻辑是这样设计的，指令信息的串行传递对那些由该指令控制其操作的电路块并不是明显的。 加到这些块的指令只在移位过程（指令装入）完成时改变。 一且指令已经装入，就配置成选定测试电路予以响应。然而，在某些场合，在可以做出一种 有意义的响应之前将数据装入选定的测试电路是必要的。这些数据以和前面装入该指令的过 程类似的方式申行地装入这个器件。注意测试数据的传送对出现在测试电路系统中的这条指 令并无影响。 1994-12-01实施 中华人民共和国电子工业部1994-08-08 - 1 -- SJ/T10566—94 当这条指令执行后，在需要的地方根据供给的数据，测试结果可通过将数据移出该器件到 或通过总线主控器进行检查。 注意，在同一测试操作但以不同的数据重复的场合，新测试数据可在测试结果移出时移入 该器件，无需重新装入这条指令。 测试电路的操作可以类似上述方式通过装入和执行若干另外的指令继续进行而且以返回 测试电路而结束，而且在需要的地方芯片上系统电路可返回其初始状态。 2.2组装产品的测试应用 本条给出在测试一个已组装产品（例如一块印制电路板)的过程中本标准规定的边界扫描 电路的应用概要。 2.2.1板测试目标 一套器件构成的任何产品的测试问题都可分解为三个目标： a.证实每个器件完成其所要求的功能； b.i 证实各器件是以正确方式互相连接的； c．证实在产品中的各器件间正确的相互作用和该产品完成其预定的功能。 这种方法是层次式的，它可以用于由集成电路构成的印制电路板，用于由印制电路板构成 的系统或用于由一套较简单的功能模块构成的一个复杂集成电路。为了简化这一讨论，以后这 种说明将集中到由一套数字集成电路构成的已组装印制电路板的情况。 在印制板级，目标a和b通常是采用在线测试技术实现的，而目标c则需要功能测试。然 而对于包含表面安装的互连技术，在线测试技术就受到很大的限制，例如：使用针床夹具和印 制电路板上的微小型部件进行可靠接触的困难。测试访问只限于对正常的电路连接，仅有及少 量专用测试点时，可按下述三个方法达到上述三个测试目标： 对于目标a，用于印制板级设计的集成电路的出售者会有这种器件的测试方法。这些器件 可以在一台专用自动测试设备系统上测试或用埋藏在设计中的自测试过程进行测试。所采用 的测试方法的信息通常器件购买者是得不到的。即便有自测试操作方式，用户也会因得不到资 料而不能用。印制板测试者的另外测试数据源可能是随在线测试系统提供的器件测试数据库 或者用户为购买的器件接收检验而开发的测试程序。 这种器件一旦组装到印制电路板上，测试问题如只限于该组装电路的正常连接，这项任务 可能较为复杂。如果周围的器件是复杂的，或者如果印制板设计者将器件的某些连接接到固定 电平或者器件引脚保持未连接状态，则更加繁杂。通常，以该器件在隔离情况下进行测试的同 样方法来测试它是不可能的，除非能够实现一种在线测试。 为了保证能够使用内装测试装置，或者能够施加预先存在的测试码模式（testpattern）就 需要一台主机，它可以用来运载送往或来自各个器件边界的测试数据，因而如果这些器件是独 立式的就可以测试它们。这种主机也允许访问和控制器件的内装测试装置，边界扫描和一条测 试访问总线结合起来就提供这样一种主机。 本标准的目的是规定一种边界扫描结构，可采用这种结构作为集成电路设计的标准功能 部件从而能够在已组装印制电路板上或其它产品上建造所需的测试主机。 2.2.2什么是边界扫描？ 边界扫描技术就是紧靠每个器件引脚附加一个移位寄存器级（包含在一个边界扫描单元 中），因而可以用扫描测试原理控制和观测器件边界上的信号。 -2- SJ/T1056694 决于加到多路变换器的控制信号，数据可以由信号输入口（例如输入引脚）装入扫描寄存器，或 者由这个寄存器驱动通过这个单元的信号输出口（例如进入这个器件设计的核心）。在后一种 情况下，提供第二个双稳（由输入时钟B控制），以保证该单元驱动输出的信号在新数据用输 入时钟A移位进入该单元时保持起来（见第10章）。这种双稳并不是所有场合需要，但图1包 括它以简化这种讨论。 扫描输出 方式 G